BAB IX
FLIP-FLOP
Rangkaian flip-flop dapat
mempertahankan suatu keadaan biner dalam waktu yang tak terbatas sampai suatu
sinyal masukan baru datang untuk mengubah keadaan itu. Perbedaan utama diantara
berbagai jenis flip-flop itu adalah banyaknya masukan yang dimiliki dan
perilaku bagaimana masukan itu mempengaruhi keadaan biner dalam flip-flop
tersebut.
A.
Rangkaian Flip-flop Dasar
Suatu rangkaian flip-flopdapat
disusun dengan dua gerbang NOR atau dua gerbang NAND. Susunan itu ditunjukkan
pada gambar a dan gambar b. Masing-masing rangkaian itu membentuk suatu
flip-flop dasar yang merupakan dasar pengembangan bagi jenis-jenis flip-flop
yang lain. Hubungan silang dari salah satu gerbang ke masukan gerbang yang lain
merupakan suatu jalur umpan-balik. Dengan alas an itu rangkaian tersebut dapat
digolongkan kepada rangkaian urutan tak-serempak. Masing-masing flip-flop itu
mempunyai dua keluaran, Q dan Q dan dua masukan, set dan reset. Masukan set
membuat flip-flop menjadi dalam keadaan set atau bernilai logik 1 pada keluaran
normalnya (Q), dan masukan reset membuat flip-flop menjadi dalam keadaan bebas
(clear) atau mempunyai nilai logik 0 pada keluaran normalnya. Jenis
flip-flop ini sering dikenal sebagai flip-flop RS gandengan langsung (direct
coupled RS flip-flop), R dan S merupakan huruf pertama nama masukannya.
Gambar a
Rangkaian flip-flop dasar dengan gerbang NOR
Tabel 1
Tabel kebenaran
flip-flop dasar dengan gerbang NOR
Untuk menganalisis rangkaian pada gambar a, harus
diingat bahwa keluaran suatu gerbang NOR adalah 0 jika salah satu masukannya
sama dengan 1 dan keluaran gerbang NOR adalah 1 hanya jika semua masukannya
sama dengan 0. Sebagai titik awal, misalnya masukan set adalah 1 dan masukan
reset sama dengan 0. Karena gerbang B mempunyai sebuah masukan 1, keluaran Q’ harus sama dengan 0 yang mengakibatkan
kedua masukan ke gerbang A itu sama dengan 0 dan keluarannya Q sama dengan 1.
Bila masukan set dikembalikan ke 0, keluarannya tetap sama. Hal itu adalah
karena keluaran Q tetap 1 sehingga masih ada sebuah masukan 1 pada gerbang B,
yang selanjutnya membuat keluaran Q’ tetap 0. Akibatnya kedua masukan ke
gerbang A sama dengan 0 dan keluaran Q tetap sama dengan 1. Dengan cara yang
sama dapat dibuktikan bahwa suatu 1 pada masukan reset akan mengubah keluaran Q
menjadi 0 dan Q’ menjadi 1. Bila masukan
reset itu dikembalikan ke 0, keluarannya tidak berubah.
Bila sebuah 1
diberikan bersama-sama ke masukan set dan reset, kedua keluarannya Q dan
Q’ menjadi 0. Dalam praktek keadaan
semacam itu harus dihindari. Suatu flip-flop mempunyai dua keadaan stabil. Bila
Q = 1 dan Q’ = 0 dikatakan flip-flop itu
dalam keadaan set (atau keadaan 1). Dan Q = 0 dan Q’ = 1 merupakan keadaan bebas (atau keadaan 0).
Keluaran Q dan Q’ merupakan komplemen
antara yang satu dengan yang lain dan dikatakan sebagai keluaran normal dan
komplemen flip-flop tersebut. Keadaan biner suatu flip-flop diambil dari nilai
keluaran normalnya.
Dalam operasi normal, kedua masukan suatu flip-flop akan
tetap 0 kecuali bila keadaan flip-flop itu akan diubah. Pengenaan 1 sesaat ke
masukan set menyebabkan flip-flop itu menjadi dalam keadaan set. Masukan set
itu harus kembali ke 0 sebelum suatu 1 diberikan ke masukan resetnya. Pengenaan
1 sesaat ke masukan reset menyebabkan flip-flop tersebut menjadi dalam keadaan
bebas kembali. Bila kedua masukannya itu mula-mula sama dengan 0, dan bila
suatu 1 dikenakan ke masukan set sedangkan flip-flop itu dalam keadaan set atau
bila sebuah 1 yang diberikan ke masukan reset sedangkan flip-flop itu dalam
keadaan bebas, maka keadaan keluarannya tidak akan berubah. Bila sebuah 1
dikenakan sekaligus ke masukan set dan reset, kedua keluarannya akan sama
dengan 0. Keadaan itu tidak terdefinisi dan biasanya dihindari. Jika kedua
masukan itu menjadi 0 kembali, keadaan flip-flop menjadi tak tentu dan
tergantung pada masukan mana yang menerima 1 lebih lama sebelum kembali ke 0.
Rangkaian flip-flop dasar NAND pada gambar b bekerja
dengan kedua masukannya dalam keadaan normal sama dengan 1 kecuali bila keadaan
flip-flop itu akan diubah. Pengenaan 0 sesaat ke masukan set menyebabkan
keluaran Q menjadi 1 dan Q menjadi 0 membuat flip-flop menjadi dalam keadaan
set. Setelah masukan set itu kembali ke 1, 0 sesaat pada masukan reset akan
menyebabkan keadaan flip-flop menjadi bebas. Bila kedua masuka itu menjadi 0
bersama-sama, kedua keluaran pada flip-flop itu sama dengan 1, suatu keadaan
yang harus dihindari dalam praktek.
Gambar b
Rangkaian flip-flop
dasar dengan gerbang NAND
Tabel 2
Tabel kebenaran flip-flop dasar dengan gerbang NAND
B.
Flip-flop RS
Suatu flip-flop
dasar pada dasarnya adalah suatu rangkaian urutan tak serempak. Dengan menambah
suatu gerbang ke setiap masukan rangkaian dasar itu, flip-flop tersebut dapat
diubah untuk menanggapi masukan selama adanya suatu pulsa waktu. Flip-flop RS
menurut waktu yang ditunjukkan pada gambar a itu terdiri dari flip-flop NOR
dasar dengan dua gerbang AND. Keluaran kedua gerbang AND tersebut tetap 0
selama pulsa waktu (yang diberi lambang CP - clock pulse) sama dengan 0,
tanpa memandang nilai masukan S dan R nya. Bila pulsa waktu itu menjadi 1,
informasi dari masukan S dan R diijinkan untuk masuk ke flip-flop dasar
tersebut. Keadaan set tercapai dengan S = 1, R = 0, dan CP = 1. untuk
mengubahnya menjadi keadaan bebas, masukan S harus 0, R= 1, dan CP = 1. Dengan
masukan R dan S yang keduanya sama dengan 1, adanya pulsa waktu akan
menyebabkan kedua keluaran flip-flop itu sesaat sama dengan 0. Bila pulsa waktu
itu hilang, keadaannya menjadi tak tentu, dapat dalam keadaan set atau bebas,
tergantung apakah masukan set atau reset yang lebih lama sama dengan 1 sebelum
berubah menjadi 0 pada akhir pulsa waktu tersebut.
Tanggapan flip-flop menurut waktu merupakan praktek yang
umum dijumpai dalam sistem digital karena perubahan dalam sistem itu umumnya
diinginkan terjadi serentak menurut kendali sumber waktu. Oleh sebab itu,
flip-flop menurut waktu disebut sebagai suatu rangkaian urutan serempak.
Dua lambang untuk flip-flop RS ditunjukkan pada gambar
b. Gerbang AND dengan masukan pulsa waktu dapat dilukis diluar lambang
tersebut, atau suatu lambang dengan tanda CP digunakan untuk menunjukkan bahwa
keluaran flip-flop tersebut tidak akan terpengaruh kecuali bila ada pulsa waktu
pada masukan yang bertanda CP itu.
Gambar a
Diagram logika
Gambar b
Lambang tanpa dan dengan pulsa waktu
Gambar c
Persamaan karakteristik
Tabel 1
Tabel karakteristik
flip-flop RS menurut waktu
Dalam
praktek flip-flop menurut waktu itu seringkali diinginkan untuk membuat
flip-flop tersebut dalam keadaan set atau bebas tanpa harus menunggu datangnya
pulsa waktu. Untuk itu umumnya flip-flop menurut waktu selalu dilengkapi dengan
masukan set atau reset langsung. Masukan langsung itu sering diberi label SET
atau CLR (clear-bebas) untuk membedakannya dengan masukan S (set) dan R
(reset) yang bekerja menurut waktu seperti yang ditunjukkan pada gambar b.
Pada awal penggunaan suatu flip-flop
sering tidak dapat diramal perilakunya, dalam hal semacam itu masukan SET dan
CLR berguna untuk mengawali operasi suatu sistem dengan keadaan flip-flop yang
terdefinisi. Persamaan karakteristik flip-flop itu diturunkan dari gambar c.
Persamaan itu memberikan nilai keadaan berikutnya sebagai fungsi keadaan
sekarang dan masukan-masukannya. Persamaan karakteristik itu adalah pernyataan
aljabar untuk informasi biner pada tabel karakteristiknya. Dua keadaan tak
tentu pada flip-flop itu ditandai dengan x dalam peta itu karena dapat bernilai
1 atau 0. akan tetapi hubungan SR = 0 harus dimasukan sebagai bagian persamaan
karakteristik itu untuk menunjukkan bahwa S dan R tidak dapat sama dengan 1
secara serentak.
Tabel karakteristik flip-flop
tersebut ditunjukkan pada tabel 1. Tabel itu merupakan ringkasan operasi
flip-flop dalam bentuk tabel. Q adalah keadaan biner flip-flop pada suatu waktu
yang diketahui (yang dikatakan sebagai keadaan sekarang), kolom R dan S memberikan
nilai yang dapat terjadi untuk masukannya dan Q (t + 1) adalah keadaan
flip-flop setelah timbulnya suatu pulsa waktu (dikatakan sebagai keadaan
berikutnya).
C.
Flip-flop D
Flip-flop D yang ditunjukkan
pada gambar a merupakan modifikasi flip-flop RS menurut waktu. Gerbang NAND 1
dan 2 membentuk suatu flip-flop dasar. Gerbang 3 dan 4 mengubahnya menjadi
suatu flip-flop menurut waktu. Masukan D langsung diberikan ke masukan S dan
komplemennya melalui gerbang 5, dikenakan ke masukan R. Selama masukan pulsa
waktu 0, gerbang 3 dan 4 mempunyai nilai 1 pada keluarannya, tanpa memandang
nilai masukannya yang lain. Hal itu sesuai dengan persyaratan bahwa kedua
masukan flip-flop NAND dasar tersebut (gambar b) pada awalnya mempunyai nilai
logika 1. Masukan D dicacah (sampled) selama adanya pulsa waktu. Jadi
pada saat masukan D sama dengan 1, keluaran gerbang 3 menjadi 0 sehingga
mengakibatkan flip-flop itu menjadi dalam keadaan set (kecuali bila flip-flop
itu telah berada dalam keadaan set sebelumnya). Jika masukan D itu sama dengan
0, keluaran gerbang 4 menjadi 0 yang mengubah flip-flop tersebut menjadi dalam
keadaan bebas.
Flip-flop
D itu mendapatkan namanya karena kemampuannya memindahkan ‘data’ ke dalam
flip-flop. Rangkaian flip-flop itu pada dasarnya adalah rangkaian flip-flop RS
dengan sebuah pembalik di masukan R nya. Adanya penambahan pembalik itu
mengurangi banyaknya masukan dari dua menjadi satu. Disamping itu karena
keluaran Q tidak akan menerima masukan D sampai datangnya suatu pulsa waktu,
bentuk itu sering juga disebut sebagai flip-flop tertunda (delay flip-flop).
Gambar a
Diagram logika
Gambar b dan c
Lambang dan persamaan karakteristik
Lambang
untuk flip-flop D menurut waktu itu diberikan pada gambar b. Seperti halnya
dengan setiap flip-flop menurut waktu, flip-flop D juga dilengkapi dengan
masukan SET dan CLR. Persamaan karakteristiknya diturunkan dengan peta karnaugh
di (c) dan tabel karakteristik flip-flop D itu diberikan oleh tabel 6.2.
Persamaan karakteristik itu membuktikan bahwa keadaan berikutnya pada flip-flop
tersebut sama seperti masukan D dan tidak tergantung pada nilai keadaan
sekarang.
Tabel 1
Tabel
karakteristik flip-flop D
D.
Flip-flop JK
Flip-flop
ini merupakan perbaikan dari flip-flop RS sehingga keadaan tak tentu pada jenis
RS menjadi terdefinisi untuk jenis JK tersebut. Masukan J dan K berlaku seperti
masukan R dan S (perhatikan bahwa untuk suatu flip-flop JK, huruf J adalah
utnuk set dan huruf K untuk bebas). Bila masukan J dan K diberikan secara
serentak, nilai flip-flop itu berubah menjadi komplemennya, yaitu jika
mula-mula Q = 1, akan berubah menjadi Q = 0 dan sebaliknya.
Suatu
flip-flop JK menurut waktu ditunjukkan pada gambar a. Keluaran diAND-kan dengan
masukan K dan CP sehingga flip-flop itu dibebaskan selama suatu pulsa waktu
hanya jika Q sebelumnya sama dengan 1.
Gambar a
Diagram logika
Gambar b dan c
Lambang dan persamaan
karakteristik
Demikian
pula keluaran Q flip-flop tersebut
diAND-kan dengan masukan J dan CP sehingga flip-flop itu dapat diset dengan
pulsa waktu hanya jika Q sebelumnya sama
dengan 1. bila baik J maupun K sama dengan 1, keadaan Q akan selalu berubah
tanpa memandang bagaimana keadaan Q tersebut sebelum pulsa waktu diberikan.
Jadi jika Q sama dengan 1, keluaran gerbang AND yang diatas menjadi 1 dan
flip-flop itu dibebaskan. Tampak bahwa jika sinyal CP itu tetap 1 setelah
keluarannya dikomplemenkan, flip-flop itu akan berubah menjadi suatu keadaan
yang baru.
Lambang
dan persamaan karakteristik flip-flop JK itu diberikan pada gambar b dan c.
Tabel karakteristik flip-flop itu diberikan oleh tabel 1.
Tabel 1
Tabel
karakteristik flip-flop JK
E.
Flip-flop T
Flip-flop
ini adalah flip-flop JK dengan masukan tunggal. Seperti yang tampak pada gambar
a, flip-flop T itu didapatkan dari jenis JK jika kedua masukannya dijadikan
satu. Nama ‘T’ (toggle-artinya saklar pengalih dua keadaan) itu
diperoleh karena kemampuan flip-flop itu untuk mengubah keadaannya. Apapun
keadaan sekarang flip-flop T itu akan berubah menjadi komplemennya setiap kali
pulsa waktu diberikan pada saat masukan T itu bernilai 1.Lambang dan persamaan
karakteristik flip-flop T itu ditunjukkan pada gambar b dan c. Tabel
karakteristiknya diberikan oleh tabel 1. Keempat jenis flip-flop yang
diperkenalkan diatas dapat tersedia dalam keadaan tanpa pengaturan waktu.
Flip-flop tanpa masukan waktu tersebut berguna untuk operasi tak-serempak. Keempat
jenis itu merupakan jenis yang umum dijumpai dalam rangkaian digital dan
tersedia di pasaran.
Gambar a
Diagram logika
Gambar b dan c
Lambang dan
karakteristik
Tabel 1
Tabel karakteristik flip-flop T
No comments:
Post a Comment