PENJUMLAHAN dalam rangkaian Digital

BAB VI

PENJUMLAHAN DAN PENGURANGAN

A. Penjumlahan

1.     Half Adder

Tabel penambahan pada gambar 1(a) dapat kita anggap sebagai tabel kebenaran. Angka yang ditambahkan ada pada posisi masukan tabel. Pada gambar 3(a), masukan ini merupakan kolom masukan A dan B. Tabel kebenaran membutuhkan dua kolom keluaran, satu kolom untuk jumlah dan satu kolom untuk pindahan.

MASUKAN		KELUARAN
B	A	S	Co
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1
Penambahan digit biner		Jumlah	Disimpan
		XOR	AND

                                                 

                                                   (a)

                                                                                 S (Jumlah)

                                                                                 C_o(Disimpan)

                                                      (b)                                             

 Gambar 3 Penambahan setengah. (a) Tabel kebenaran. (b) simbol blok.

Kolom jumlah diberi label dengan simbol S. Kolom pindahan diberi label dengan C_o.  C_o singkatan untuk keluaran pindahan atau carry out. Simbol blok yang cocok untuk penambahan yang memberikan fungsi tabel kebenaran tersebut diperlihatkan pada gambar 3(b). Rangkaian ini disebut rangkaian penambah setengah. Rangkaian-penambah-setengah mempunyai masukan (A,B) dan dua keluaran (S,C_o).

Lihat dengan teliti tabel kebenaran penambah-setengah pada gambar 3(a). Bagaimana bentuk boolean yang diperlukan untuk keluaran C_o? Bentuk boolean itu ialah  kita membutuhkan dua gerbang AND dua masukan untuk membuat keluaran C_o.

Sekarang bagaimana bentuk boolean untuk jumlah keluaran (S) dari setengah penambahan pada gambar 3(a)? Bentuk boolean tersebut ialah . Kita dapat menggunakan dua gerbang AND dan satu gerbang OR untuk melakukan pekerjaan ini. Bila dilihat lebih dekat, anda akan mendapatkan bahwa pola ini juga merupakan gerbang XOR. Kemudian bentuk boolean yang disederhanakan menjadi Dengan kata lain kita hanya memerlukan satu gerbang XOR 1-masukan untuk menghasilkan keluaran jumlah tersebut.

                                                                                S(Jumlah)

                                                                                C_o(keluaran pindahan)

    Gambar 4 Diagram logika untuk penambah setengah

Dengan menggunakan gerbang AND dua masukan, suatu diagram simbol logika untuk penambahan setengah kita nyatakan pada gambar 4. rangkaian penambah_setengah hanya menambahkan kolom LSB (kolom 1) pada persoalan penambah biner. Untuk bagian 2-an, 4-an, 8-an, 16-an dan sebagainya, dalam penambahan biner, harus kita gunakan rangkaian yang disebut penambah lengkap.

2.     Full Adder

Gambar 5 merupakan bentuk singkat dari tabel penambahan biner, dengan situasi 1 + 1 + 1. tabel kebenaran pada gambar 5(a) memperlihatkan semua kombinasi yang mungkin dari A, B, dan C_in (masukan pindahan). Tabel kebenaran ini untuk panambah lengkap. Penambah lengkap digunakan untuk semua harga bagian biner, kecuali bagian 1-an. Bila diinginkan suatu masukan pindahan tambahan maka kita harus gunakan penambah lengkap. Diagram blok dari penambah lengkap diperlihatkan pada gambar 5(b). Penambah lengkap mempunyai 3 masukan ; C_in, A, dan B. Untuk mendapatkan keluaran S dan C_o tiga masukan tersebut harus kita tambahkan.

Gambar 5(a).Tabel Kebenaran Full Adder

MASUKAN			KELUARAN
C	B	A	S	Co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1
Pindahan + B +A			Jumlah	Carry Out

Gambar 5(b). Diagram blok dari penambah lengkap

Salah satu metode yang paling mudah untuk membentuk logika gabungan penambahan lengkap digambarkan pada gambar 5(c). Digunakan rangkaian setengah-penambah dan gerbang OR. Bentuk rangkaian ini adalah . Ekspresi untuk keluaran pindahan adalah . Rangkaian logika pada gambar 6(a) merupakan suatu penambah lengkap, rangkaian ini berdasarkan diagram blok yang menggunakan dua buah setengah-penambah seperti gambar 5(c). Dibawah diagram logika ini, terdapat rangkaian logika yang lebih mudah dirangkai. Gambar 5(b) berisi dua gerbang XOR dan tiga gerbang NAND, yang memungkinkan rangkaian sangat mudah dirangkai.

Penambah setengah dan penambah lengkap kita gunakan bersama-sama. Untuk persoalan pada gambar 2(a), kita membutuhkan penambah setengah dan penambah lengkap yang merupakan rangkaian sederhana. Dengan demikian, banyak diantara rangkaian ini dibutuhkan untuk menambah persoalan yang lebih panjang.

Rangkaian penambah setengah dan penambah lengkap banyak digunakan sebagai bagian unit logika aritmatik (ALU, arithmatic logic unit) dari suatu mikroprosesor. ALU dari mikroprosesor dapat juga mengurangi penggunaan rangkaian penambah setengah dan penambah lengkap yang sama. Pada akhir bab ini, kita akan menggunakan penambah untuk membentuk pengurangan biner.

                               

3.     Parallel Adder

Penjumlahan penuh yang telah diperkenalkan dalam pasal 6.2 membentuk jumlah dua bit dan bawaan sebelumnya. Dua bilangan biner n bit masimg-masing dapat dijumlahkan dengan rangkaian tersebut. Untuk membuktikannya dengan contoh khas, tinjau dua bilangan biner, A = 1011 dan B = 0011, yang jumlahnya adalah S = 1110. bila suatu pasangan bit dijumlahkan dengan suatu penjumlahan penuh, rangkaian itu menghasilkan bawaan yang akan digunakan dengan pasangan bit pada kedudukan yang lebih berarti yang lebih tinggi. Hal itu ditunjukkan dalam tabel 8.1

Tabel 8.1 Penjumlah biner parallel

MASUKAN			KELUARAN
C	B	A	S	Co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1
Pindahan + B +A			Jumlah	Carry Out

Dalam tabel 8.1 itu, bit dijumlahkan oleh penjumlah penuh, dengan dimulai dari kedudukan berarti terendah (subskrip 1), untuk membentuk bit jumlah dan bit bawaan. Masukan dan keluaran rangkaian penjumlahan penuh pada gambar 6.7 juga ditunjukkan dalam tabel 8.1. Bawaanmasukan C1 pada kedudukan berarti terendah harus 0. Nilai Ci+1 dalam suatu kedudukan berarti tertentu adalah bawaan keluaran penjumlahan penuh itu. Nilai tersebut dipindahkan ke bawaan masukan penjumlahan penuh yang menjumlah bit itu satu kedudukan berarti lebih tinggi ke kiri. Bit jumlah itu dibangkitkan berawal dari kedudukan terkanan dan tersedia segera setelah bit bawaan sebelumnya didapatkan.

Jumlah dua bilangan biner n-bit, A dan B, dapat diperoleh dalam dua cara: secara seri atau parallel. Cara seri hanya menggunakan satu rangkaian penjumlahan penuh dan suatu peralatan penyimpan untuk menahan bawaan keluaran yang dihasilkan. Pasangan bit dalam A dan B dipindahkan secara seri, satu demi satu, melalui penjumlahan penuh tunggal untuk menghasilkan sederetan bit keluaran sebagai jumlahnya. Bawaan keluaran yang tersimpan dari suatu pasangan bit itu digunakan sebagai bawaan masukan untuk pasangan bit berikutnya. Cara seri ini akan ditinjau lebih lanjut dalam Bab Sembilan. Cara parallel menggunakan n rangkaian penjumlahn penuh, dan semua bit pada A dan B dikenakan secara serentak. Bawaan keluaran dari suatu penjumlah penuh dihubungkan ke bawaan masukan penjumlah penuh satu kedudukan di kirinya. Segera setelah bawaan itu dihasilkan, bit jumlah yang benar muncul dari keluaran jumlah semua penjumlah penuh itu.

Suatu penjumlah paralel biner adalah suatu fungsi digital yang menghasilkan jumlah aritmatika dua bilangan biner secara paralel. Fungsi itu terdiri dari sejumlah penjumlahan penuh yang dihubungkan secara bertigkat, dengan bawaan keluaran dari suatu penjumlah penuh yang dihubungkan ke bawaan masukan penjumlahan penuh berikutnya.

Gambar 8.2 Penjumlah paralel 4 bit

Gambar 8.2 menunjukkan hubungan empat rangkaian penjumlah penuh (full adder) untuk memberikan suatu penjumlah paralel 4 bit. Bit yang ditambah A dan bit penambah B ditunjukkan oleh bilangan subskrip dari kanan ke kiri, dengan subskrip I yang menyatakan bit tingkat rendah. Bawaan itu dihubungkan secara berantai sepanjang penjumlahan penuh tersebut. Bawaan masukan ke penjumlah itu adalah C1 dan bawaan keluarannya adalah C5. Keluaran S menghasilkan bit jumlah yang diperlukan. Bila rangkaian penjumlah penuh 4 bit itu dikemas dalam suatu kemasan IC, kemasan itu mempunyai empat kutub untuk bit ditambah, empat kutub untuk bit penambah, empat kutub untuk it jumlah, dan dua kutub untuk bawaan masukan dan keluaran. Contoh penjumlahan penuh 4 bit semacam itu adalah TTL jenis IC 74283. 

Suatu penjumlahan biner n-bit memerlukan n penjumlah penuh. Rangkaian itu dapat dibuat dari IC penjumlah penuh 4 bit, 2 bit, dan 1 bit dengan menghubungkan beberapa kemasan secara bertingkat. Bawaan keluaran dari suatu kemasan harus dihubungkan ke bawaan masukan yang lain dengan bit tingkat tinggi berikutnya.

Penjumlahan penuh 4 bit adalah suatu contoh khas fungsi MSI. Penjumlahan itu dapat digunakan dalam berbagai pemakaian yang meliputi operasi aritmatika. Dapat dibuktikan bahwa bila rancangan rangkaian itu dilakukan dengan cara klasik memerlukan satu tabel kebenaran dengan 2⁹=512 baris, karena terdapat sembilan masukan ke rangkaian tersebut. Dengan cara iterasi pemakaian fungsi yang diketahui secara bertingkat-tingkat, dapat diperoleh suatu implementasi sederhana dan teratur rapi.  

Contoh lain penggunaan MSI penjumlah biner 4 bit itu untuk fungsi logika acak diberikan dalam contoh 8.1.

Contoh 8.1 Rancangkan suatu pengubah sandi BCD ke XS-3.

Jawab:

Gambar 8.3 Pengubah sandi BCD ke XS-3

Rangkaian itu telah dirancang dalam pasal 6.4 dengan cara klasik. Rangkaian yang diperoleh dari rancangan itu ditunjukkan dalam gambar 6.10 dan memerlukan 11 gerbang. Bila diimplementasikan dengan gerbang SSI, akan memerlukan 3 kemasan IC dan 15 hubungan kawat dalam (tidak meliputi hubungan masukan dan keluaran). Pengamatan pada tabel kebenaran menunjukkan bahwa sandi setara XS-3 dapat diperoleh dari sandi BCD dengan menambahkan biner 0011. Penambahan tersebut dapat dengan mudah diimplementasikan dengan pertolongan suatu rangkaian MSI penjumlah penuh 4 bit, seperti yang ditunjukkan dalam gambar 8.3. Angka BCD diberikan ke masukan A. Masukan B dibuat tetap sama dengan 0011. Hal itu dilakukan dengan menggunakan logika-1 ke B1 dan B2 dan logika 0 ke B3,B4, dan C1. Logika 1 dan logika 0 itu adalah sinyal fisik yang nilainya tergantung pada keluarga logika IC yang dipakai. Untuk rangkaian TTL, logika 1 setara 3,5 volt, dan logika 0 setara dengan tanah. Keluaran S pada rangkaian itu memberikan sandi XS-3 yang setara dengan angka BCD masukannya.

Implementasi tersebut memerlukan satu kemasan IC dan lima hubungan kawat, tidak termasuk kawat masukan dan keluarannya.

4.     BCD Adder

Komputer atau kalkulator yang melaksanakan operasi aritmatika langsung dalam sistem bilangan decimal mewakili bilangan decimal dalam bentuk sandi biner. Suatu penjumlah semacam itu harus menggunakan rangkaian aritmatika yang menerima bilangan desimal yang disandikan dan memberikan hasilnya dalam sandi yang telah disetujui. Untuk penjumlahan biner, untuk setiap kalinya cukup ditinjau sepasang bit yang berarti dan suatu bawaan sebelumnya. Suatu penjumlah desimalmemerlukan sekurang-kurangnya sembilan masukan dan lima keluaran karena empat bit diperlukan untuk menyandikan masing-masing bilangan desimal dan rangkaian itu harus mempunyai sebuah bawaan masukan dan sebuah bawaan keluaran. Tentu saja, terdapat berbagai macam rangkaian penjumlah desimal yang dapat dibuat, tergantung pada sandi yang dipergunakan untuk mewakili angka desimal itu. 

Rancangan suatu rangkaian kombinasi sembilan masukan, lima keluaran menurut metoda klasik akan memerlukan suatu tabel kebenaran dengan 2⁹=512 isian. Banyak di antara kombinasi masukan itu adalah keadaan tak acuh, karena masing-masing masukan andi biner mempunyai enam kombinasi yang tidak terpakai. Fungsi Boole yang disederhanakan untuk rangkaian itu dapat diperoleh dengan suatu cara tabel yang dihasilkan oleh komputer, dan hasilnya mungkin akan merupakan suatu hubungan antar gerbang dengan pola yang tidak teratur. Suatu prosedur lainnya adalah menjumlah bilangan itu dengan rangkaian penjumlah penuh, dengan memperhitungkan kenyataan bahwa enam kombinasi dalam masing-masing maukan 4 bit itu tidak terpakai. Keluarannya harus disesuaikan sedemikian hingga hanya kombinasi biner yang merupakan kombinasi untuk sandi decimal itu saja yang dihasilkan. 

Dalam bagian ini akan ditinjau suatu penjumlahan aritmatika dua angka decimal dalam BCD, bersama-sama dengan suatu bawaan yang mungkin dari suatu tingkat sebelumnya. Karena masing-masing angka masukan itu tidak melebihi 9, jumlah keluarannya tidak dapat lebih dari 9 + 9 +1 = 19, 1 dalam jumlah itu adalah bawaan masukan. Penjumlah itu membentuk jumlah dalam bentuk biner dan menghasilkan suatu hasil yang dapat berkisar dari 0 sampai dengan 19. Bilangan biner tersebut diberikan dalam tabel 8.2 dan diberi tanda dengan lambing K, Z8, Z4, Z2, dan Z1. K adalah bawaan, dan subskrip di bawah huruf Z mewakili bobot 8, 4, 2, dan 1 yang dapat diberikan ke empat bit dalam sandi BCD. Kolom pertama dalam tabel itu memberikan jumlah biner sebagaimana yang muncul pada keluaran suatu penjumlah biner 4 bit. Jumlah keluaran dua angka desimal harus diwakili dalam BCD dan harus muncul dalam bentuk yang diberikan dalam kolom kedua pada tebel itu. Masalahnya adalah mencari suatu aturan sederhana sehingga bilangan biner dalam kolom pertama dapat diubah menjadi perwakilan bilangan itu dalam angka BCD yang benar pada kolom kedua.

Tabel 8.2 Penurunan penjumlah BCD

Jumlah Biner					Jumlah BCD					Desimal
K	Z8	Z4	Z2	Z1	C	S8	S4	S2	S1
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	2
0	0	0	1	1	0	0	0	1	1	3
0	0	1	0	0	0	0	1	0	0	4
0	0	1	0	1	0	0	1	0	1	5
0	0	1	1	0	0	0	1	1	0	6
0	0	1	1	1	0	0	1	1	1	7
0	1	0	0	0	0	1	0	0	0	8
0	1	0	0	1	0	1	0	0	1	9
0	1	0	1	0	1	0	0	0	0	10
0	1	0	1	1	1	0	0	0	1	11
0	1	1	0	0	1	0	0	1	0	12
0	1	1	0	1	1	0	0	1	1	13
0	1	1	1	0	1	0	1	0	0	14
0	1	1	1	1	1	0	1	0	1	15
1	0	0	0	0	1	0	1	1	0	16
1	0	0	0	1	1	0	1	1	1	17
1	0	0	1	0	1	1	0	0	0	18
1	0	0	1	1	1	1	0	0	1	19

Dalam memeriksa isitabel itu, tampak bahwa bila jumlah biner itu sama dengan atau kurang dari 1001, bilangan BCD yang bersesuaian identik, dan oleh karenanya tidak diperlukan perubahan. Bila jumlah biner itu lebih besar dari 1001, didapatkan suatu perwakilan BCD yang tidak sah. Penambahan biner 6 (0110) ke jumlah biner itu mengubahnya menjadi perwakilan BCD yang benar dan juga menghasilkan bawaan keluaran yang diperlukan.

Rangkaian logika yang menyidik pembetulan yang diperlukan itu dapat diturunkan dari isian tabel tersebut. Jelas bahwa suatu pembetulan diperlukan bila jumlah biner itu mempunyai suatun bawaan keluaran K = 1. Enam kombinasi yang lain dari 1010 ampai dengan 1111 yang memerlukan pembetulan , mempunyai suatu 1 dalam kedudukan Z8. Untuk membedakan hal itu dari biner 1000 dan 1001 yang juga mempunyai suatu 1 dalam kedudukan Z8, ditetapkan lebih lanjut bahwa Z4 atau Z2 harus mempunyai suatu 1. Persyaratan untuk suatu pembetulan dan suatu bawaan keluaran dapat dinyatakan oleh fungsi Boole:

	C = K + Z8Z4 + Z8Z2

 

Bila C = 1, perlu ditambahkan 0110 ke jumlah biner itu dan menyediakan suatu bawaan keluaran untuk tingkat berikutnya.

Untuk menambahkan 0110 ke jumlah biner itu, digunakan suatu penjumlah biner 4 bit kedua seperti  yang ditunjukkan dalam gambar 8.4. Kedua angka decimal, bersama-sama dengan bawaan masukannya, mula-mula ditambahkan ke penjumlah biner 4 bit yang di kiri untuk menghasilkan jumlah biner itu. Bila bawaan keluaran itu sama dengan 0, tidak ada yang ditambahkan ke jumlah biner itu. Bila sama dengan 1, biner 0110 ditambahkan ke jumlah biner itu melalui penjumlah biner 4 bit yang di kanan. Bawaan keluaran yang dihasilkan dari penjumlah biner bawah itu dapat diabaikan karena hal itu mencatu informasi yang sudah tersedia di kutub bawaan keluaran.

Penjumlah BCD itu dapat dibentuk dengan tiga kemasan IC. Masing-masing dari penjumlah 4 bit itu adalah suatu fungsi MSI dan ketiga gerbang untuk logika pembetulan itu memerlukan satu kemasan SSI. Akan tetapi penjumlah BCD itu telah tersedia dalam satu rangkaian MSI ( TTL IC jenis 82S83 adalah suatu penjumlah BCD).

Suatu penjumlah paralel desimal  yang menjumlahkan n angka desimal memerlukan n tingkat penjumlah BCD. Bawaan keluaran dari suatu tingkat harus dihubungkan ke bawaan masukan tingkat lebih tinggi berikutnya.

   

5.     Komplemen 1 Adder

Angka positif dalam system komplemen-1 bertanda adalah sama seperti di dalam sistem angka besaran bertanda, akan tetapi angka negatifnya berbeda. Untuk angka negatif ini dinyatakan dalam bentuk komplemen-1. sebagai contoh, bentuk komplemen-1 dari -19 untuk suatu sistem digital 6 bit adalah komplemen dari 010011 (+19), yaitu sama dengan 101100(-19). Begitu pula, oleh karena nol plus adalah 000000, maka nol minus untuk sistem angka komplemen bertanda 1 adalah 111111.

Diatas telah digambarkan tentang penambahan dari dua angka besaran bertanda. Selanjutnya akan digambarkan penambahan dari dua angka komplemen bertanda 1. Perbedaan utama antara kedua penambahan adalah bahwa pada penambahan dari dua angka komplemen 1, bit tanda nya ditambahkan bersama-sama dengan bit besaran. Dengan kata lain, bit tanda ditambahkan sebagaiman bit besaran.

Kasus 1

N₁ dan N₂ adalah positif.

Aturan 1

Bila N₁ dan N₂ adalah positif,  tambahkan angka bertanda (tanda dan besaran). Bila bit tanda menunjukkan 1, berarti menyatakan suatu luapan (overflow).

Sebagai contoh, perhatikan penambahan 19 dan 10. Dalam bentuk komplemen-1, 19 adalah 010011 dan 10 adalah 001010, yang jumlahnya adalah :

  010011 (+19)

+001010 (+10)

 

        011101  (+29)

19 tambah 19 adalah

  010011 (+19)

+010010 (+19)

 

       100110  (+38)

karena bit-tanda adalah 1, berarti menyatakan suatu luapan (overflow)

Kasus 2

N₁ dan N₂ adalah negatif.

Aturan 2

Bila dua angka negatif ditambahkan, selalu terjadi muatan dekat-ujung, yang dihasilkan oleh dua bit-tanda dari angka yang ditambahkan. Muatan ini ditambahkan kepada posisi bit-tanda terkecil.

a)            Bila bit-tanda dari angka yang dihasilkan adalah 1, berarti menyatakan bahwa jawaban adalah benar.

b)            Bila bit tanda dari angka yang dihasilkan adalah 0, berarti menyatakan suatu luapan (overflow).

Sebagai contoh, jumlah -19 dan -10 :

  101100 (-19)

+110101 (-10)

 

  011101  (+29)

19 tambah 19 adalah

  010011 (+19)

+010010 (+19)

        100110  (+38)

karena bit-tanda adalah 1, berarti menyatakan suatu luapan (overflow)

Kasus 3

N1 dan N2 mempunyai tanda yang berbeda.

Aturan 3

Bila dua angka, N1 dan N2, yang berbeda tanda ditambahkan dan angka positif adalah lebih besar, maka akan terjadi muatan dekat ujung yang harus ditambahkan kepada digit tanda terkecil. Bila angka negatif adalah lebih besar, maka tidak akan terjadi muatan seperti itu.

Sebagai contoh, jumlah 19 dan -10 serta jumlah -19 dan 10 adalah :

                  010011    (+19)                       101100    (-19)

                +110101    (-10)        dan        +001010    (+10)

               

                 1001000                                    110110     (-9)             

                          +1

            001001(+9)

Untuk membuat rangkaian adder dari bilangan komplemen 1, maka terlebih dahulu dibutuhkan suatu rangkaian yang bisa mengkonversi bilangan dari SBN (Signed Binary Number) ke komplemen’1. Perhatikan tabel di bawah, tabel tersebut menunjukkan perubahan bilangan dari SBN ke komplemen’1.

SBN	Komp’1
1011	1100
1101	1010
0110	0110
0101	0101

Dari tabel di atas maka dapat dianalisa, pada digit pertama tidak mengalami perubahan, pada digit selanjutnya mengalami perubahan sesuai dengan (Gerbang EX-OR). Tabel kebenaran untuk EX-Or gate adalah

A	B	F
0	0	0
0	1	1
1	0	1
1	1	0

Rangkaian penjumlah SBN 4 bit yang menerapkan sistem komplemen 1

 

6.     Komplemen 2 Adder

Dalam system ini suatu angka positif dinyatakan dalam bentuk yang sama seperti dalam dua sistem  lainnya. Sedangkan angka negatif adalah dalam bentuk komplemen 2. Sebagai contoh, -10 dalam system digital 6 bit adalah 110110. ini diperoleh dari:

-10 = -32 + 22

 

                110110

hanya terdapat nol plus, yaitu semua nol; sedangkan nol minus tidak berlaku.

Penambahan dua angka positif tidak akan dibahas karena penambahan ini adalah sama seperti system komplemen 1.

Kasus 1

N1 dan N2 adalah negatif

Aturan 1

Bila N₁ dan N₂ adalah negatif,  muatan harus diperhatikan. Muatan ini dihasilkan dari jumlah dua bit tanda 1. selanjutnya, bit tanda dari jumlah harus 1, karena bernilai negatif. Bila 0 menunjukkan positif dalam bit tanda, berarti menyatakan suatu luapan (overflow).

Sebagai contoh

  101101 (-19)

+110110 (-10)

 

       1100011  (-29)

 

                                 diabaikan

dan

                                                         101101       (-19)   

      +101101      (-19)

 

       1011010

                                        menyatakan luapan

Kasus 2

N1 dan N2 mempunyai tanda yang berbeda.

Aturan 2

Suatu muatan ditimbulkan bila jumlah adalah positif. Dalam kasus ini, muatan diabaikan. Bila jumlah nya adalah negatif, maka tidak ditimbulkan muatan (carry).

            Sebagai contoh, jumlah 19 dan -10 serta jumlah -19 dan 10 adalah :

                  010011    (+19)                       101101    (-19)

                +110110    (-10)        dan        +001010    (+10)

                1001001                                    110111     (-9)            

                         

   diabaikan

Untuk membuat rangkaian adder dari bilangan komplemen 2, maka terlebih dahulu dibutuhkan suatu rangkaian yang bisa mengkonversi bilangan dari SBN (Signed Binary Number) ke komplemen’2.

Rangkaian pengkonversi bilangan dari SBN ke komplemen 2

Rangkaian penjumlah SBN 4 bit yang menerapkan sistem komplemen 2

7.     Carry Look Ahead Adder

Bila panjang penambah-jajar perambatan muatan khusus naik, maka waktu yang diperlukan untuk menyelesaikan penambahan juga naik sebesar waktu tunda (delay time) per tingkat untuk setiap bit yang ditambahkan. Penambahan pandangan muka muatan (the carry look ahead adder) mengurangi waktu tunda muatan (time delay) dengan mengurangi jumlah gerbang yang dilewati sinyal muatan. Tabel kebenaran untuk penambah penuh diperlihatkan lagi pada tabel 6, pada tabel ini disertai juga kondisi di mana terjadi pembangkitan muatan. Isian 1, 2, 7, dan 8 memberikan contoh di mana muatan keluaran Ci bebas terhadap Ci-1. Pada isian 1 dan 2, muatan keluaran selalu 0, dan pada isian  7 dan 8 muatan keluaran selalu satu. Hal ini dikenal dengan kombinasi  pembangkitan muatan. Isian 3, 4, 5, 6 memperlihatkan kombinasi masukan di mana muatan keluaran tergantung kepada  muatan masukkan. Dengan kata lain, Ci adalah 1 hanya jika Ci-1 bernilai 1. hal ini disebut kombinasi perambatan muatan. Andaikan bahwa G1 menyatakan kondisi pembangkitan muatan 1 dari tingkat I dari penambah jajar dan pi menyatakan kondisi perambatan muatan dari tingkat yang sama.

Isian	Ai	Bi	Ci-1	Ci	Kondisi
1	0	0	0	0	Tidak ada pembangkitan muatan
2	0	0	1	0
3	0	1	0	0	Perambatan muatan
4	0	1	1	1
5	1	0	0	0
6	1	0	1	1
7	1	1	0	1	Pembangkitan muatan
8	1	1	1	1

Tanpa menyimpang dari kebiasaan, ambil penambahan dari dua angka biner 4 bit

A = A₄A₃A₂A₁

Dan,

B = B₄B₃B₂B₁

Dari tabel di atas, fungsi (penyambungan) perambatan muatan dan pembangkitan muatan dalam unsure Ai dan Bi, i=1, 2, 3, dan 4, diperoleh

Gt = AtBt

Pt = At + Bt =AtBt

Muatan keluaran kesatuan dari tingkat ke I dapat dinyatakan dalam unsure Gi, Pi, dan Ci-1, yang merupakan muatan keluaran kesatuan dari tingkat ke (i-1), sebagai

Ci = G_t + P_i*C_i-1

Sebagai contoh, untuk i=1, 2, 3, dan 4, Ct menjadi

C₁ = G₁+P₁C₀

C₂ = G₂+P₂C₁ = G₂ + P₂G₁ + P₂P₁C₀

C₃ = G₃+P₃C₂ = G₃ + P₃G₂ + P₃P₂G₁ + P₃P₂P₁C₀

C₄ = G₄+P₄C₃ = G₄ + P₄G₃ + P₄P₃G₂ + P₄P₃P₂G₁ + P₄P₃P₂P₁C₀

Jumlah S dari A dan B: S = C₄S₄S₃S₂S₁, dimana S_t = A_tB_tC_i-1

Sebagai contoh,

                            C₀=0 (misalkan)     S₁=0          

A₁=1; G₁=1        C₁=1                       S₂=0                      

B₁=1;  P₁=0

A₂=0; G₂=0        C₂=1                       S₃=1

B₂=1;  P₂=1

A₃=0; G₃=0        C₃=0                       S₄=1

B₃=0;  P₃=0

A₄=1; G₄=0        C₄=0

B₄=0;  P₄=1                                                 

                                                                  Periksa : A=1001         (9)

                                                                               +B=0011         (3)

                                                                                 S=1100         (12)

Contoh Soal

Rancanglah suatu Full Adder (FA) yang dibentuk dari Half Adder (HA)

Jawab:

Rancanglah suatu penjumlah biner yang dapat menjumlahkan 2 data biner 3 bit

Jawab :